Programme
complet - cliquez ici !
Formation
de base sur le langage VHDL
Utilisation de l'outil Active-HDL
conception HDL pour la synthèse au travers de l'outil
Simulation VHDL et debug interactif
intégration avec les kits Fondeurs
(Altera Quartus ou MaxPlusII, Xilinx
Webpack, ISE et Foundation, Lattice ISPLever, Actel Libero...)